BCD Adder

 

SUBCHAPTER 7.5 





BCD Adder




1. Tujuan  [back]
a. Mengetahui dasar teori tentang penambahan BCD
b. Memenuhi mata kuliah sistem digital

2. Alat dan Bahan  [back]


3. Dasar Teori [back]
  Sebuah penambah BCD dapat digunakan untuk melakukan penjumlahan bilangan BCD. Digit BCD dapat memiliki salah satu dari sepuluh kemungkinan representasi biner empat bit, yaitu, 0000, 0001, , 1001, ekuivalen dengan bilangan desimal 0, 1, , 9. Ketika kita mulai menjumlahkan dua digit BCD dan kita asumsikan bahwa ada input carry juga, bilangan biner tertinggi yang bisa kita dapatkan adalah setara dengan bilangan desimal 19 (9 + 9 + 1).

Bilangan biner ini akan menjadi (10011)2. Sebaliknya, jika kita melakukan penjumlahan BCD, kita harapkan jawabannya adalah (001 1001)BCD. Dan jika kita membatasi bit keluaran ke minimum yang diperlukan, jawabannya dalam BCD adalah (1 1001)BCD. Tabel 7.1 mencantumkan hasil yang mungkin dalam biner dan hasil yang diharapkan dalam BCD ketika kita menggunakan penambah biner empat bit untuk melakukan penjumlahan dua digit BCD. Jelas dari tabel bahwa, selama jumlah dua digit BCD tetap sama dengan atau kurang dari 9, penambah empat bit menghasilkan output BCD yang benar.
Jumlah biner dan jumlah BCD dalam hal ini adalah sama. Hanya jika jumlahnya lebih besar dari 9 maka kedua hasil tersebut berbeda. Dapat juga dilihat dari tabel bahwa, untuk jumlah desimal lebih besar dari 9 (atau jumlah biner yang setara lebih besar dari 1001), jika kita menambahkan 0110 ke jumlah biner, kita bisa mendapatkan jumlah BCD yang benar dan output carry yang diinginkan juga . Ekspresi Boolean yang dapat menerapkan koreksi yang diperlukan ditulis sebagai :

             C = K + Z3Z2 +Z3Z1

Tabel 7.1 Hasil dalam biner dan hasil yang diharapkan dalam BCD menggunakan
penambah biner empat bit untuk melakukan penjumlahan dua digit BCD

Penjumlah BCD yang dijelaskan dalam paragraf sebelumnya hanya dapat digunakan untuk menjumlahkan dua angka BCD satu digit. Namun, susunan kaskade perangkat keras penambah BCD satu digit dapat digunakan untuk melakukan penambahan nomor BCD beberapa digit. t. Misalnya, ann-digit penambah BCD akan membutuhkan tahapan seperti itu secara kaskade. Sebagai ilustrasi, Gambar 7.22 menunjukkan diagram blok rangkaian penjumlahan dua bilangan BCD tiga angka :


                    


Example 7.1
Untuk rangkaian setengah penambah pada Gambar 7.23(a), input yang diterapkan pada A dan B adalah seperti yang ditunjukkan pada Gambar 7.23(b). Plot output SUM dan CARRY yang sesuai pada skala yang sama.

Solusi :

Bentuk gelombang SUM dan CARRY dapat diplot dari pengetahuan kita tentang tabel kebenaran penjumlah setengah. Yang perlu kita ingat untuk menyelesaikan masalah ini adalah 0+0 menghasilkan '0' sebagai output SUM dan '0' sebagai CARRY. 0 +1 atau 1+0 menghasilkan '1' sebagai output SUM dan '0' sebagai CARRY. 1 +1 menghasilkan '0' sebagai output SUM dan '1' sebagai CARRY. Bentuk gelombang output seperti yang ditunjukkan pada Gambar 7.24.

 


Example 7.2 
Mengingat ekspresi Boolean yang relevan untuk sirkuit setengah-penambah dan setengah-pengurang, rancang sirkuit setengah-penambah-pengurang yang dapat digunakan untuk melakukan penjumlahan atau pengurangan pada dua bit satu angka. Operasi aritmatika yang diinginkan harus dapat dipilih dari input kontrol.

Solusi :

Ekspresi Boolean untuk setengah-penambah dan setengah-pengurang diberikan sebagai berikut:

 

Jika kita menggunakan inverter terkontrol untuk melengkapi A dalam kasus rangkaian setengah-pengurang, maka perangkat keras yang sama juga dapat digunakan untuk menambahkan dua angka satu bit. Gambar 7.25 menunjukkan diagram rangkaian logika. Ketika input kontrol adalah '0', variabel input A dilewatkan tanpa pelengkap ke input gerbang NAND. Dalam hal ini, gerbang AND menghasilkan keluaran CARRY dari operasi penjumlahan. Gerbang EX-OR menghasilkan keluaran SUM. Di sisi lain, ketika input kontrol adalah '1', gerbang AND menghasilkan output BORROW dan gerbang EX-OR menghasilkan output DIFFERENCE. Jadi, '0' pada input kontrol menjadikannya setengah penambah, sedangkan '1' pada input kontrol menjadikannya setengah-pengurang.


4. Percobaan [back]

a. Gambar Rangkaian  [back]



b.Prinsip Kerja Rangkaian  [back]



c. Video Simulasi  [back]


d. Link download [back]

Download HTML

Download Rangkaian

Datasheet Gerbang And

Datasheet Gerbang OR

Tidak ada komentar:

Posting Komentar