1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
1. Panel DL 2203C
2. Panel DL 2203D
3. Panel DL 2203S
4. Jumper
5. JK Flip Flop (IC 74LS112)
6. Switch SPDT
7. Power Supply
8. Clock
9. Logic Probe
10. Ground
3. Rangkaian [Kembali]
4. Prinsip Kerja [Kembali]
Rangkaian diatas merupakan rangkaian asyncronous counter dengan menggunakan JK flip flop. Rangkaian ini harus diberi inputan berlogika 1 pada kaki RS agar clock dapat mempengaruhi rangkaian JK flip flop.
Dikatakan asyncronous counter dikarenakan sumber clock pada rangkaian tidak saling singkron ke semua flip flop, melainkan flip flop selanjutnya akan menerima inputan pada CLK melalui output dari flip flop sebelum nya.
Rangkaian ini merupakan rangkaian yang bersifat fall time, dimana akan melakukan perubahan pada saat clock berpindah dari 1 ke 0. Jadi apabila belum ada perubahan falltime pada outputan sebelumnya, maka output flip flop tidak ada perubahan
Masing-masing flip flop ini nantinya akan mengeluarkan output dalam bentuk bilangan biner 4 bit. Dan untuk menghitung bit dari terkecil hingga terbesar (bersifat up counter).
Percobaan 1
1. Analisa output percobaan berdasarkan IC yang digunakan
Jawab :
Pada percobaan ini menggunakan JK flip-flop dengan IC 74LS112. Komponen ini dipengaruhi clock ketika inputan pada kaki R dan S berlogika 1. Rangkaian ini merupakan asyncronous Counter di mana sumber clock hanya dihubungkan pada CLK pada flip-flop pertama, sedangkan CLK flip-flop lainnya menunggu output dari flip-flop sebelumnya. Rangkaian ini bersifat fall time dan termasuk counter up. Dimamana outputnya akan mengalami perubahan saat logika clock berpindah dari satu ke nol dan menghitung nilai dari terkecil hingga terbesar (maks 4 bit= 15)
2. Analisa sinyal output yang dikeluarkan JK flip flop kedua da ketiga
Jawab :
Karena rangkaian bersifat fall time maka output flip-flop akan pberubah pada saat terjadi perubahan CLK dari 1 ke 0. Sinyal output flip-flop 2 menunggu output dari flip-flop pertama dan flip flop 3 menunggu output flip-flop 2. Seperti pada gambar, jika belum terjadi kondisi fall time pada output sebelumnya maka sinyal output tidak mengalami perubahan atau bernilai 0 karena merupakan ucounter, dan akan mengalami perubahan jika terjadi perubahan clock dari 1 ke 0
Tidak ada komentar:
Posting Komentar