Percobaan 1 Kondisi 2
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2= don't care, B3= don't care, B4= don't care, B5= don't care, B6= don't care
2. Rangkaian Simulasi [Kembali]
2. Rangkaian Simulasi [Kembali]
3. Video
[Kembali]
4. Prinsip Kerja
[Kembali]
Pada percobaan kali ini menggunakan komponen yaitu power supply, ground, JK flip flop, D flip flop, logic probe dan 7 switch SPDT dengan ketentuan input B0=1, B1=0, B2= don't care, B3= don't care, B4= don't care, B5= don't care, B6= don't care yang dapat diliat pada gambar.
Pada JK flip flop, memiliki inputan dari B0 pada kaki R, B1 pada kaki S, B2 pada J, B 3 pada clock, dan B4 pada K. Pada kaki S input yang masuk berlogika 0, karena pada JK flipflop bersifat aktif low, maka output Q aktif dan berlogika 1, dan pada kaki R input berlogika 1 sehingga Q' bernilai 0. Pada B2, B3 dan B4 bersifat dont care atau bebas karena tidak mempengaruhi input, hal ini dikarenakan JK flip flop telah aktif.
Sama hal nya pada D flip-flop, mendapatkan input R dari B0, dan R dari B1. Pada kaki S memiliki input berlogika 0, karena pada D flip flop bersifat aktif low, maka output Q aktif dan berlogika 1, dan pada kaki R input berlogika 1 sehingga Q' bernilai 0. Pada input D dan Clock yaitu B5 dan B6 bersifat dont care atau bebas karena tidak mempengaruhi output dari D flip flop, hal ini dikarenakan D flip flop telah aktif
5. Link Download
[Kembali]
Download Video Percobaan Di Sini
Download Ragkaian Percobaan Di Sini
Download Datasheet JK Flip Flop Di Sini
Download Datasheet D Flip Flop Di Sini
Download HTML Di Sini
Tidak ada komentar:
Posting Komentar