Percobaan 1 Kondisi 8
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop dan output 8 bit
2. Rangkaian Simulasi [Kembali]
3. Video [Kembali]
2. Rangkaian Simulasi [Kembali]
3. Video [Kembali]
4. Prinsip Kerja
[Kembali]
Rangkaian diatas merupakan rangkaian asyncronous counter dengan menggunakan D flip flop. Rangkaian ini harus diberi inputan berlogika 1 pada kaki RS agar clock dapat mempengaruhi rangkaian D flip flop.
Dikatakan asyncronous counter dikarenakan sumber clock pada rangkaian tidak saling singkron ke semua flip flop, melainkan flip flop selanjutnya akan menerima inputan pada CLK melalui output dari flip flop sebelum nya.
Rangkaian ini merupakan rangkaian yang bersifat rise time, dimana akan melakukan perubahan pada saat clock berpindah dari 0 ke 1.
Masing-masing flip flop ini nantinya akan mengeluarkan output dalam bentuk bilangan biner 8 bit. Dan untuk menghitung bit dari terkecil hingga terbesar (bersifat up counter), pada rangkaian ini output flip flop dibalik. Untuk output flip flop pertama menjadi biner pada bit ke-8, flipflop kedua menjadi bit ke-7, flip flop ketiga menjadi bit ke 6, dst.
5. Link Download
[Kembali]
Download Rangkaian Percobaan Di Sini
Download Video Percobaan Di Sini
Download Datasheet D Flip Flop Di Sini
Download HTML Di Sini
Tidak ada komentar:
Posting Komentar