Percobaan 2 Kondisi 3
Buatlah rangkaian seperti pada modul percobaan, kemudian buatlah kondisi dengan inputan berupa saklar SPDT .
- Rangkaian Sederhana 1 : B= 1, D=0, A=1, C’=1, D= 1
- Rangkaian Sederhana 2 : B= 0, D=1, A= 1, B=1, C’=1.
2. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja
[Kembali]
- Rangkaian Sederhana 1
Rangkaian tersebut menggunakan prinsip gerbang logika XOR, NAND, AND, dan OR. Dimana jika B bernilai 1, dan D bernilai 0 maka setelah melewati gerbang logika XOR akan menghasilkan nilai 1. Karena, XOR akan bernilai 1 jika ada perbedaan pada kedua sumber dimana sumber bernilai 0 dan 1. Lalu A bernilai 1, dan C' atau C bernilai 1 yang melewati gerbang logika not lalu menghasilkan nilai 0, dan D bernilai 1. Jika A, C', dan D yang bernilai 1, 0, 1 melewati gerbang logika AND, maka akan menghasilkan keluaran bernilai 0. Dimana gerbang logika AND hanya akan memberikan keluaran 1 apabila inputnya semua bernilai 1. Lalu keluaran dari B, D yang bernilai 1 tadi, dan keluaran A, C', D yang bernilai 0 tadi, akan melewati gerbang logika OR. Keluaran yang dihasilkan adalah 1. Karena, gerbang logika OR akan menghasilkan keluaran 1 jika salah satu input bernilai 1 ataupun semuanya bernilai 1. Sehingga, keluaran akhir nya bernilai 1 ditunjukkan pada logic probe
- Rangkaian Sederhana 2
Rangkaian tersebut menggunakan prinsip gerbang logika XOR, NAND, AND, dan OR. Dimana jika B bernilai 0, dan D bernilai 1 maka setelah melewati gerbang logika XOR akan menghasilkan nilai 1. Karena, XOR akan bernilai 1 jika ada perbedaan pada kedua sumber dimana sumber bernilai 0 dan 1. Lalu A bernilai 1, dan C' atau C bernilai 1 yang melewati gerbang logika not lalu menghasilkan nilai 0, dan B bernilai 1. Jika A, C', dan B yang bernilai 1, 0, 1 melewati gerbang logika AND, maka akan menghasilkan keluaran bernilai 0. Dimana gerbang logika AND hanya akan memberikan keluaran 1 apabila inputnya semua bernilai 1. Lalu keluaran dari B, D yang bernilai 1 tadi, dan keluaran A, C', B yang bernilai 0 tadi, akan melewati gerbang logika OR. Keluaran yang dihasilkan adalah 1. Karena, gerbang logika OR akan menghasilkan keluaran 1 jika salah satu input bernilai 1 ataupun semuanya bernilai 1. Sehingga, keluaran akhir nya bernilai 1 ditunjukkan pada logic probe
5. Link Download
[Kembali]
Tidak ada komentar:
Posting Komentar